TSMC tiết lộ chíp tiến trình mới nhất, giảm tiêu thụ năng lượng 30%

Mới đây, Công ty sản xuất và chế tạo chất bán dẫn Đài Loan TSMC đã chính thức tiết lộ chi tiết về tiến trình 3nm mới nhất, giúp tăng hiệu suất tối đa 15% và mức tiêu thụ năng lượng giảm 30%.

Tiến trình 3nm mới nhất của TSMC giúp tăng hiệu suất tối đa 15% và mức tiêu thụ năng lượng giảm 30%.

Tiến trình mới nhất của TSMC có mật độ bóng bán dẫn đạt 250 triệu/mm. Đây sẽ là một kỷ lục mới về mật độ bóng bán dẫn trên một đơn vị diện tích.

Để tham khảo, ta có thể lấy con chíp Kirin 990 5G với tiến trình 7nm sử dụng các thiết bị khắc bằng tia siêu cực tím (EUV: Extreme Ultraviolet) của TSMC cho thấy nó có kích thước 113,31mm, mật độ bóng bán dẫn 10,3 tỷ, trung bình 90 triệu bóng bán dẫn/mm. Như vậy, mật độ bóng bán dẫn với tiến trình 3nm gấp hơn 2,7 lần so với tiến trình 7nm.

Về mặt cải thiện hiệu suất, hiệu suất của tiến trình 5nm của TSMC cao hơn 10% – 15% so với tiến trình 7nm và mức tiêu thụ năng lượng giảm 25% – 30%. Tuy nhiên, hiệu suất của tiến trình 3nm cao hơn 5% so với tiến trình 5nm và mức tiêu thụ năng lượng tăng lên 15%.

Ngoài ra, TSMC cho biết việc phát triển tiến trình 3nm phù hợp với lịch trình ban đầu của họ. Theo Giám đốc điều hành của TSMC, CC Wei thì tiến trình 3nm sẽ bắt đầu sản xuất thử nghiệm vào năm 2021 và sẽ đưa vào sản xuất hàng loạt vào nửa cuối năm 2022.

Về công nghệ, TSMC đã thực hiện đánh giá các tùy chọn khác nhau và tin rằng quy trình dựa trên công nghệ transitor hiệu ứng trường vây (FinFET) hiện tại hiệu quả hơn về chi phí và mức tiêu thụ năng lượng. Do đó, bộ chip với tiến trình 3nm đầu tiên vẫn sẽ sử dụng công nghệ bóng bán dẫn FinFET.

Tuy nhiên, Samsung, một đối thủ của TSMC về lĩnh vực sản xuất bán dẫn đang đặt cược vào tiến trình 3nm để dành lấy lợi thế vì vậy họ đang tận dụng tối đa sự tiến bộ về công nghệ bằng cách sẽ loại bỏ các bóng bán dẫn FinFET và trực tiếp sử dụng công nghệ cổng bao quanh (GAA: Gate -all-ground) trong quá trình sản xuất chíp của họ.

Phan Văn Hoà