Microchip gia nhập thị trường cơ sở hạ tầng bộ nhớ cho trung tâm dữ liệu

Microchip Technology Inc. vừa công bố dòng sản phẩm trung tâm dữ liệu mở rộng và gia nhập thị trường cơ sở hạ tầng bộ nhớ với bộ điều khiển bộ nhớ nối tiếp đầu tiên trên thị trường.

Khi nhu cầu điện toán của trí tuệ nhân tạo (AI) và máy học (machine learning) phải xử lý khối lượng công việc ngày càng tăng, bộ nhớ DRAM được gắn song song truyền thống đã trở thành rào cản đối với những CPU thế hệ tiếp theo, vốn yêu cầu số lượng kênh bộ nhớ cao hơn để cung cấp thêm băng thông bộ nhớ. Mẫu SMC 1000 8×25G với phương thức gắn nối tiếp cho phép CPU và các SoC trung tâm điện toán khác có thể tận dụng số kênh bộ nhớ nhiều hơn bốn lần so với DRAM DDR4 gắn song song có cùng cấu trúc chân cắm. Bộ điều khiển bộ nhớ nối tiếp của Microchip cung cấp băng thông bộ nhớ cao hơn và không phụ thuộc vào những nền tảng nặng về tính xử lý với độ trễ cực thấp.

Khi số lượng nhân xử lý trong CPU tăng, băng thông bộ nhớ trung bình mà mỗi nhân xử lý có thể sử dụng sẽ giảm bởi các chip CPU và SoC không thể tăng giảm số lượng giao diện DDR song song trên cùng một con chip để đáp ứng nhu cầu của số lượng nhân cao hơn. SMC 1000 8×25G tương tác với CPU thông qua giao diện bộ nhớ mở 8 bit (OMI) – bao gồm các làn và cầu nối 25 Gbps để kết nối tới bộ nhớ thông qua giao diện DDR4 3200 72-bit. Kết quả là giảm một cách đáng kể số lượng chân yêu cầu của CPU hoặc SoC chủ trên mỗi kênh bộ nhớ DDR3, cho phép nhiều kênh bộ nhớ có thể sử dụng hơn, đồng thời tăng băng thông bộ nhớ có thể sử dụng.

Một CPU hoặc SoC có hỗ trợ OMI có khả năng sử dụng nhiều loại bộ nhớ với giá thành, công suất và hiệu xuất khác nhau mà không phải tích hợp bộ điều khiển bộ nhớ riêng cho từng loại. Ngược lại, các giao diện bộ nhớ cho CPU và SoC ngày nay thường phải đi liền với các giao thức giao diện DRR cụ thể, ví dụ như DDR4, với những tốc độ của giao diện cụ thể. SMC 1000 8×25G là sản phẩm hạ tầng bộ nhớ đầu tiên trong danh mục sản phẩm của Microchip, cho phép giao diện OMI độc lập với bộ nhớ.

Khối lượng công việc được ứng dụng cho trung tâm dữ liệu, yêu cầu sản phẩm bộ nhớ DDIMM dựa trên nền tảng OMI để cho cùng kết quả băng thông hiệu suất cao và độ trễ thấp giống như các sản phẩm bộ nhớ trên nền tảng DRR song song ngày nay. SMC 1000 8×25G của Microchip được thiết kế độ trễ thấp tân tiến đem lại độ trễ dưới 4 ns so với bộ điều khiển DDR tích hợp truyền thống sử dụng LRDIMM. Nhờ đó, các sản phẩm DDIMM trên nền tảng OMI có hiệu suất của băng thông và độ trễ gần như tương tự so với các sản phẩm LRDIMM.

Ông Pete Hazen, phó chủ tịch đơn vị kinh doanh Giải pháp Trung tâm Dữ liệu của Microchip cho biết: “ Microchip hân hạnh giới thiệu thiết bị bộ điều khiển bộ nhớ nối tiếp đầu tiên ra thị trường. Các công nghệ giao diện bộ nhớ mới như Giao diện bộ nhớ mở (OMI) cho phép phạm vi rộng của các ứng dụng SoC hỗ trợ các yêu cầu bộ nhớ ngày càng tăng của ứng dụng trung tâm dữ liệu hiệu suất cao. Microchip bước chân vào thị trường cơ sở hạ tầng bộ nhớ đánh dấu quyết tâm của chúng tôi trong việc cải thiện hiệu suất và hiệu quả của trung tâm dữ liệu.”

SMART Modular, Micron và Samsung Electronics đang xây dựng nhiều mô-đun bộ nhớ kép vi sai Differential Dual-Inline Memory Modules (DDIMM) 84 chân tiết kiệm, với dung lượng đa dạng từ 16 GB đến 256 GB, phù hợp với hệ số dạng DDIMM tiêu chuẩn JEDEC DDR5. Các DDIMM này sẽ tận dụng SMC 1000 8×25G và cắm một cách hoàn hảo với bất kỳ giao diện 25 Gbps tương thích với OMI.

Để hỗ trợ khách hàng xây dựng hệ thống tiêu chuẩn OMI, SMC 1000 được tích hợp với các công cụ chẩn đoán ChipLink, với thiết kế tương thích giúp cung cấp công cụ gỡ lỗi, chẩn đoán, cấu hình và phân tích toàn diện với GUI trực quan.

Theo VN Review