Thời đại vi chip sắp kết thúc, hãy chuẩn bị chào đón kỷ nguyên của siêu chip

Để các thiết bị liên tục phá vỡ các giới hạn về hiệu năng, các kỹ sư bán dẫn tìm ra một phương pháp đơn giản: làm các con chip ngày càng to ra.

Trong khi các nhà sản xuất chip như TSMC hay Samsung đang chạy đua tạo ra các tiến trình chip ngày càng nhỏ hơn, cả ngành công nghiệp chip đang chạy theo một chiến lược mới để gia tăng sức mạnh cho các bộ xử lý này: làm chúng ngày càng to ra. Giống như các khu đô thị ngày một mở rộng ra, giờ đây nhiều con chip bên trong các thiết bị mạnh nhất của chúng ta lại đang chiếm lĩnh nhiều không gian đến mức không thể gọi chúng là “vi chip” được nữa.

Để mở rộng khả năng xử lý, các kỹ sư bán dẫn đang tìm cách chồng chất các vi mạch này lên nhau. Nghĩa là thay vì chỉ chồng các bóng bán dẫn lên nhau thành những tòa chung cư cao ngất ngưởng, cả các tấm silicon phẳng bên trong máy tính – ví dụ chip nhớ, chip quản lý năng lượng và cả chip đồ họa – cũng được chồng lên thành nhiều lớp khác nhau.

Nguyên nhân đằng sau xu hướng thiết kế chip này rất đơn giản: nhu cầu làm ra các chip ngày càng nhanh hơn và nhiều tính năng hơn vẫn không ngừng lại và khả năng ngành công nghiệp chip đáp ứng được các yêu cầu bằng cách thu nhỏ hơn nữa bóng bán dẫn đã gặp phải nhiều rào cản kỹ thuật.

Do vậy, các kỹ sư bán dẫn đang gia tăng hiệu năng của chúng bằng cách đặt các con chip này gần nhau hơn nữa. Giống như các đại lộ kết nối các thành phố với nhau, khoảng cách này càng được thu ngắn lại, dữ liệu di chuyển giữa chúng càng nhanh hơn, khả năng xử lý vì vậy cũng được cải thiện hơn. Nhờ đó, trong nhiều trường hợp, các khu đô thị silicon được chạm khắc tỉ mỉ này đã lớn đến mức hiếm thấy đối với các con chip.

Hiện tại hầu hết các chip thường có kích thước bằng một đồng xu nhỏ, nhưng một số chip mới đã có kích thước tương đương một tấm thẻ bài, và thậm chí, đã có con chip bằng cả chiếc đĩa.

Không chỉ xuất hiện trong các siêu máy tính mạnh nhất thế giới, các con chip này còn xuất hiện cả trong các thiết bị điện tử gia dụng. Máy chơi game Xbox mới của Microsoft và máy PS5 của Sony đều đang sử dụng bộ xử lý do AMD thiết kế. Apple cũng khai thác thiết kế này cho bộ xử lý M1 Ultra trong máy tính Mac Studio của họ. Cách tiếp cận này cũng được Intel sử dụng cho bộ xử lý Ponte Vecchio dùng trong các siêu máy tính và máy chủ dữ liệu của công ty.

Điều này không có nghĩa họ đang vi phạm định luật Moore. Chip có thể không rẻ hơn theo phát biểu của nhà đồng sáng lập Intel, nhưng hiệu năng và tính năng của nó đang ngày càng tốt hơn. Ngay cả ASML, công ty sản xuất ra các cỗ máy sản xuất chip tiên tiến nhất thế giới, cũng tin rằng, để duy trì nhịp độ của Định luật Moore, thu nhỏ các bóng bán dẫn trong chip là không đủ.

Chip M1 Ultra của Apple, về cơ bản là 2 chip M1 Max ghép lại với nhau để gia tăng hiệu năng.

Chồng các thành phố lên nhau và kết nối bằng thang máy

Cũng giống khi so sánh với khu đô thị, nếu một thành phố không thể thu nhỏ hơn nữa kích thước của các ngôi nhà hay làm việc vận chuyển trở nên hiệu quả hơn, thành phố đó không còn cách nào khác ngoài việc mở rộng ra bên ngoài. Một ví dụ dễ thấy là Singapore, diện tích đất của quốc đảo này đã mở rộng 25% trong vòng 50 năm qua.

Làm các chip siêu lớn cũng khó khăn không kém so với thu nhỏ nó. Thử tưởng tượng đến việc bạn phải sắp xếp từng thành phần của con chip với độ chính xác ở cấp độ nanomet và kết nối chúng lại với nhau mà không có mỏ hàn siêu nhỏ nào.

Điều này được thực hiện nhờ các cải tiến gần đây trong công đoạn có tầm quan trọng chỉ sau công đoạn quang khắc chip: đóng gói chip. Mọi người thường không chú ý đến công đoạn này, nhưng nó lại là giai đoạn không thể thiếu trong khi sản xuất chip. Tại công đoạn này, nhà sản xuất sẽ tìm cách kết nối các dây dẫn siêu nhỏ trong các con chip với nhau và bọc vỏ nhựa cho nó trước khi đặt vào bản mạch để kết nối với phần còn lại của thiết bị.

Hệ thống N3XT, ý tưởng về việc đóng gói chip nhớ và chip xử lý theo dạng 3D từng được TSMC trình bày vào năm 2019

Trong các thiết bị truyền thống, một chip gửi và nhận sóng vô tuyến (ví dụ chip Wifi) có thể kết nối với một chip khác để cùng thực hiện công việc tính toán và kết nối đó được gọi là “bus”. Giống như chiếc xe buýt đi trên đại lộ kết nối các thành phố với nhau, các “bus” này khó có thể vận chuyển nhanh bất kỳ thứ gì.

Thế nhưng, với phương pháp đóng gói chip mới, những chip độc lập này được kết nối trực tiếp với nhau để trở thành các siêu chip. Thay vì kết nối với nhau thông qua các “bus”, những con chip này được chồng lên nhau để ở cùng trong một tòa nhà cao tầng.

Theo Subramanian Iyer, cựu giám đốc Bộ phận Đóng gói của IBM, một vi chip thông thường dành gần 1/3 diện tích của nó – cũng như năng lượng tiêu thụ – cho các mạch truyền kết quả tính toán của con chip tới phần còn lại của thiết bị. Điều đó dĩ nhiên không hiệu quả cho sức mạnh của nó.

Các con chip xếp chồng lên nhau giúp việc liên lạc giữa chúng nhanh hơn khi cho phép có nhiều hơn kết nối giữa chúng với nhau – điều này cũng giống như việc di chuyển bằng thang máy giữa các tầng trong một tòa nhà chọc trời sẽ nhanh hơn đi bộ băng qua đường để đến hàng xóm gần nhất.

Chíp nhớ 232 lớp của Micron

Trên thực tế, đối với các chip nhớ, điều này đã trở thành tiêu chuẩn từ lâu. Hãng chip nhớ Micron Technology đã giới thiệu một chip nhớ với 232 lớp. Tuy nhiên, giờ đây, thiết kế này mới bắt đầu tiến đến các loại vi chip khác.

Nền tảng cho việc tạo nên các siêu chip và các chip chồng lên nhau này là một loại vi chip mới có tên gọi “chiplet”. Nó loại bỏ các mạch giao tiếp kiểu cũ để kết nối trực tiếp hơn với các chiplet khác. Bằng cách tạo ra các kết nối ngắn, trực tiếp – thường được sản xuất từ chính loại silicon tạo nên các con chip thay vì các dây kim loại khác – các chiplet này có thể được hợp nhất với nhau để tạo thành những siêu chip và hoạt động như một bộ xử lý khổng lồ.

Ví dụ điển hình là bộ xử lý đồ họa Ponte Vecchio mới được Intel giới thiệu gần đây. Nó được tạo thành từ 63 chiplet khác nhau. Các chiplet này được xếp chồng và ngay cạnh nhau, có tổng diện tích 3.100 mm ², bao gồm 100 tỷ bóng bán dẫn. Trong khi đó CPU thông thường của laptop có diện tích khoảng 150 mm ², bằng 1/20 con chip này, và chỉ có khoảng 1,5 tỷ bóng bán dẫn, bằng 1.5% so với Ponte Vecchio.

Thiết kế chiplet chồng chất này (stacked chiplet) rõ ràng là tương lai của Intel – hầu hết các bộ xử lý được công bố nhưng chưa xuất xưởng của công ty đều được sản xuất với công nghệ này, vì “mang lại một cách tiếp cận mới về sản xuất chip nhanh hơn và hiệu quả chi phí hơn các phương pháp truyền thống” – Ông Debendra Das Sharma, thành viên cấp cao của Intel cho biết.

Các chiplet chồng chất cũng giúp Intel gia tăng hiệu năng cho các bộ xử lý desktop và máy chủ mà không phải gia tăng diện tích (footprint của con chip) hay điện năng tiêu thụ. Quả thật, các chiplet chồng lên nhau cho phép các kỹ sư gia tăng số lượng bóng bán dẫn so với các thiết kế hiện tại bằng cách tối ưu thời gian và năng lượng để các thành phần trong con chip giao tiếp với nhau.

Công nghệ chồng chip 3D Foveros được Intel mang đến trong thế hệ chip Intel Lakefield

Người tiên phong về công nghệ chiplet, AMD cũng đã đưa ra các bộ xử lý với một phần nhỏ chiplet bên trong. Công ty nhận ra rằng, bằng cách chồng chip nhớ lên trên CPU của mình, họ có thể tăng đáng kể tốc độ tính toán trong bộ xử lý của mình.

Mọi người cùng chung một con tàu

Theo Marc Swinnen, giám đốc tiếp thị của Ansys, trong khi các siêu chip trên nền chiplet mới chỉ chiếm số ít và xuất hiện trong các hệ thống tính toán lớn, xu hướng tạo ra chúng đang tăng tốc trong toàn ngành chip. Ansys là công ty xây dựng phần mềm mô phỏng vật lý, vốn được sử dụng rộng rãi trong ngành thiết kế chip.

Công ty cho biết, số dự án do khách hàng Ansys triển khai có liên quan đến chiplet chồng lên nhau đã tăng gấp 20 lần so với năm 2019.

Vào tháng Ba vừa qua, một liên doanh trong ngành chip có tên Universal Chiplet Interconnect Express, hay UCIe, thông báo đang hợp tác cùng cả Intel và AMD để phát triển một tiêu chuẩn mới. Tiêu chuẩn này sẽ giúp bất kỳ ai tham gia có thể tạo ra các chiplet kết nối được với sản phẩm của các nhà sản xuất khác. Ngoài Intel, AMD, liên doanh này còn có cả ARM, TSMC, Samsung và các hãng thiết kế, sản xuất chip khác.

Thiết kế chiplet mã nguồn mở tiêu chuẩn phiên bản 1.0 của UCIe

Tiêu chuẩn này được lập ra với hy vọng, trong tương lai, bất công ty nào cũng có thể mua chiplet từ công ty khác và ghép chúng lại theo cách họ muốn hoặc theo mục đích sử dụng của của chúng. Thử tưởng tượng, bạn có thể chọn lấy những phần tốt nhất của New York, Rio và Tokyo, sau đó ghép chúng lại với nhau thành thành phố trong mơ theo sở thích của bạn.

Nhưng chính điều này làm tiến sĩ Kumar của Đại học Illinois không tin tưởng vào thành công của tiêu chuẩn này: “Tiêu chuẩn hóa bất kỳ thứ gì trong ngành này đều là một thách thức quá khó khăn, bởi vì sẽ phải có thỏa hiệp và không phải ai cũng có động lực để chơi đẹp với người khác.”

Động lực chính cho công nghệ này là việc ngày càng nhiều công ty lớn – bao gồm Amazon, Google, Tesla, Microsoft và những người khác – khao khát tạo ra các bộ xử lý riêng của họ với sức mạnh ngày càng lớn để vận hành mọi thứ: các dịch vụ đám mây, smartphone, máy chơi game và xe tự lái.

Bên cạnh đó, theo tiến sĩ mối quan tâm đến các siêu chip còn đến từ nhu cầu gia tăng theo cấp số nhân của việc đặt các hệ thống máy học và trí tuệ nhân tạo ngay trên phần cứng. Trong khi một số công ty đáp ứng nhu cầu này bằng xây dựng các vi chip khổng lồ theo cách cũ – như chip AI của Cerebras với kích thước bằng toàn bộ tấm wafer. Giờ đây các chiplet có thể mở ra phương pháp mới để xây dựng các bộ xử lý AI mạnh hơn nhưng nhỏ gọn hơn.

Từ siêu máy tính đến thiết bị đeo

Không chỉ giới hạn ứng dụng trong các hệ thống ưu tiên hiệu năng cao, sự nhiệt tình dành cho các siêu chip một ngày nào đó sẽ đưa nó vào trong các thiết bị ưu tiên tuổi thọ pin.

Nền tảng chiplet của AMD đã sẵn sàng kết nối với các chiplet bên thứ ba

Theo tiến sĩ Kumar, giống như các thành phố kết nối với vùng ngoại ô bằng các hệ thống giao thông nhanh chóng, các chiplet trong tương lai có thể kết nối với nhau ở các khoảng cách xa hơn và bằng các phương tiện mới hơn.

Điều này tưởng chừng vô lý khi khoảng cách xa hơn sẽ làm tăng thời gian liên lạc và xử lý dữ liệu. Tuy nhiên, nó mang lại một lợi ích khi giúp các chip nhỏ hơn có thể kết nối với các vi mạch linh hoạt hơn, để tạo nên các máy tính linh hoạt hơn. Thậm chí nó có thể tạo ra các loại thiết bị điện toán hoàn toàn mới.

Các thử nghiệm do nhóm của tiến sĩ Kumar thực hiện cho thấy, các chiplet có thể kết nối với nhau bằng những mạch điện dẻo trong những thiết bị đeo, hoặc các hệ thống có thể quấn xung quanh bề mặt như cánh máy bay. Thậm chí, tiến sĩ Iyer cho biết nhóm của mình còn đang phát triển các khối bán dẫn cần thiết cho điện thoại dẻo.

Cho dù các thách thức của siêu chip vẫn đang tồn tại, nỗ lực đưa các đột phá trong vi chip ngày nay thành những chiplet nhỏ hơn có thể lắp ghép với nhau vẫn đang được thúc đẩy. Định luật Moore sẽ không thể tiếp tục duy trì mà không có nó.